NONVOLATILE MEMORY DEVICE

Patent number: JP61245255

Publication date: 1986-10-31

Inventor: SAWASE TERUMI; NAKAMURA HIDEO

Applicant: HITACHI LTD

Classification:

 international: G06F9/38; G06F12/00; G06F12/02; G11C7/00; G11C17/00

- european:

Application number: JP19850086797 19850423

Priority number(s): JP19850086797 19850423

Abstract of JP61245255

output of the circuit 1 is supplied to the circuit 6 circuit 6 as well as a control latch 1. THe signals are supplied to an EEPROM control temporarily the control signal supplied to a control means. CONSTITUTION: The control signal needed for writing and the writing start operation between the latch timing of the which can perform the normal reading is controlled by the control signal given from the circuit 6. The circuit 7 keeps the delay time data latch 3 via a tri- state data buffer 2 which via a delay circuit 7. The data are given to a connecting a delay means which delays only microcomputer for pipeline control by PURPOSE: To facilitate an interface with a immediately after the writing signal timing. Thus the reading processing is possible temporary latch means which latches the control signal for erasion and writing to a

Ref-2

19日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭61-245255

@Int,Cl.4		識別記号	庁内整理番号	43公開		昭和61年(1986)10月31日		
G 06	F 12/00 9/38		D-6711-5B 7361-5B					
G 11			A-6711-5B 6549-5B					
	17/00	101	6549—5B	審査請求	未請求	発明の数	1	(全.6頁)

②特 顋 昭60-86797

20出 願 昭60(1985)4月23日

砂発 明 者 沢 瀬 照 美 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中

央研究所内

砂発 明 者 中 村 英 夫 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中

央研究所内

⑪出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

砂代 理 人 弁理士 磯村 雅俊

明細書

1. 晃明の名称 不揮発性メモリ装置

2.特許額求の範囲

(1)電気的に替換え可能な不塚晃性メモリ親子群と、 該メモリ親子群中から指定領域を選択する手段と、 選択された領域ペデータを入出力する手段と、 該制御信号を一時ラッチする手段を表したりである。 普込みの制御信号をついて、上記一時ラッチ手段に接続され、 消去、 書込みの制御信号のみを遅延させるための遅延手段を設けることを特徴をよる不塚晃性メモリ装置。

(2)上記遅延手段は、不揮発性メモリ素子からの 統出しが可能な期間だけ遅延させることを特徴と する特許額求の範囲第1項記載の不揮発性メモリ 装置。

(3)上記遅延手段は、他の制御手段および不揮発性メモリ素子とともに半導体基板上に構成され、かつ拡不揮発性メモリ素子に普込むためのデータ、

アドレス、および書込み、統出し用制御信号を入 力するCPUと同一の半導体基板上に構成される ことを特徴とする特許請求の範囲第1項または第 2項記載の不揮発性メモリ装置。

3. 発明の詳雄な説明

〔堯明の利用分野〕

本発明は、不揮発性メモリ抜殴に関し、特にEEPROM (Electrically Erasable and Programmable Read Only Memory) にプログラムとデータを格納し、パイプライン処理を行う場合に好適な不够発性メモリ装置に関するものである。

〔発明の背景〕

マイクロコンピュータの分野でも、次の命令を現在実行中の命令サイクルの中で取り込むパイプライン制御が主流となりつつある。パイプライン制御を行つているマイクロコンピュータにおいて、EEPROMを内配してプログラムとデータとを同一メモリマトリクス内に格納することにより、効率のよい処理が可能となる。しかし、従来のE

EPROMでは、客込みサイクルの面数に額出し を行うことができず、問題がある。

従来のEEPROMへアクセスする場合、統出 し時には、倒御信号(チップイネーブルCE、ア ウトブントイネーブル OE) をEEPROMに加 えるとともに、アドレスAをEEPROMに加え ることにより、指定されたアドレス領域からデー タが読出される。また、普込み時には、制御信号 (チツブイネーブル CE、ライトイネーブル WE) と、昔込みデータDと、アドレスAとを、一時ラ ツチ回路に格納した後、指定したアドレスエリア に否込む。すなわち、世来のEEPROMへの書 込みは、第5個に示すタイミングで、アドレスA、 チツブイネーブル \overline{CE} 、アウトプツトイネーブル OE、データDを与え、ライトイネーブルWEの 立上リWRに同期して上記A、CE、OE、Dを ラツチすることにより、 twに期間に書込みが行 われている。このタイミングでは、否込みサイク ルに続いて、直ちに同一半導体集積回路からの読 出しをすることは不可能である。そのため、パイ

プライン処理のように、現在の命令の原出し、オペランドの顧出しを行い、続いてオペランド復算の結果を否込んだ直後、次の命令の顧出しを行う必要がある場合には、2 チップのメモリを設けたシステム構成が必要となつている。つまり、2 チップのメモリを用いて、一方のメモリが書込み中には、他方のメモリから読出すようにしている。しかし、これではEEPROMのオンチップ化を行う場合に、小型化が確かしくなり、問題である。

なお、パイプライン制御を記載した文献としては、例えば、「68000マイクロコンピュータ」 各田祐三藩、P19~P21、を、またEEPR OMマイコンを記載した文献としては、「ISS CC'83」Seeq Technologyを、それぞれ参 思されたい。

〔発明の目的〕

本発明の目的は、このような問題を解決し、パイプライン例御のマイクロコンピュータとのインタフェースを容易にし、かつ1チツブメモリ内に 銃出し専用プログラム領域と普換えが必要なデー

夕領域とを共に確保することができる不應発性メ モリ装置を提供することにある。

「発明の概要」

(発明の実施例)

以下、本発明の実施例を、図面により詳報に説明する。

第1回は、本発明の一実施例を示すEEPRO Mの構成回である。

 $% \mathbf{S}$ \mathbf{S} \mathbf{S} \mathbf{E} $\mathbf{E$

トイネーブル信号、BYはEEPROMへの普込 み中であることを示すビジー倡号、 Dはデータ信 号、Aはアドレスである。制御信号(CE, OE, WE)は、EEPROM制御回路6に入力すると ともに、制御ラツチ回路1にも入力する。制御ラ ツチ回路1の出力C, O, Wは、遅延回路7を介 してEEPROM制御回路6に入力される。一方、 データDは、制御回路 6 からの制御信号で制御さ れるトライステートテータパツファ 2 を介してデ - タラツチ3に接続される。また、アドレスAは、 アドレスラツチ 4 を介してEEPROMブロック 5に入力する経路と、アドレスラツチ 4 をパイパ スして直接EEPROMブロツク5に入力する経 路とがある。また、EEPROMブロツク5から 説出されたテータは、データラツチ3をパイパス して直接データバツファ2に出力される。これら のデータラツチ3とアドレスラツチ4とは、刻御 回路6の制御出力により削却される。

EEPROM 瀬子とデコーダ等により構成されるEEPROM ブロック 5 は、上記のデータ D.

アドレスA、および劇劇回路6からのタイミング 個号8により、銃出し、普込みの各劇御が実行される。

本発明においては、 審込みに必要な信号をすべ ベン 学 学 体 集種 回路内に ランチタイミング との間に 通常の 読出し を ひみ 間 は 返延 時間) を 設ける ことに より、 書 込み 信号の 直後の 銃出し 処理を 可能に して いる。 すなわち、 第 1 図の 遅延 回路 7 を 設ける ことに まま ひみ 今 令 の後に 銃出し 命令 が入力 される が、 実際 ひ 公理 は 読出し を 先に 行つ た 後、 書 込み を 行う ことに なる。

第2回は、第1回における普込みおよび統出し 動作のフローチヤートである。

第3回(a),(b)は、本発明の不輝発性メモリ 装置をマイクロコンピュータシステムに応用して 例を示すブロツク回、および動作フローチャート である。

CPU(Central Processing Unit)10と 不爆発性メモリ装置11は、各込み個号パスWR, 読出し個号パスRD,アドレスパスAB,データ 次に、書込みの場合には、アドレス A およびデータ D を与えるとともに、初御信号は C E = 0。
 ○E = 1, WE = 1 の状態で入力する。 WE = 1 の状態から WE = 0 の状態にした後、さらに WE = 0 の状態がら WE = 1 の状態に変化する時点で、上記の C E 。 ○E ,データ D ,アドレス A を一旦 それぞれ 例御ラッチ 1 ,データラッチ 3 ,およびアドレスラッチ 4 にラッチする (第2回のステップ 2 1)。 同時に、否込みモードを外部に知らせ

バスDB、ホールト信号パス HALT により接続・される。なお、不郷発性メモリ装置11のチツブイネーブルCEへの入力は、アドレスバスABをオコードする回路12を介して与えられる。¢はクロツク信号であり、CPU10に加えられて、マシンクロツクとなる。普込み信号パススは、サージルでライトイネーブルでアウトスABは、オモリ11でアドレスバスBはデータトは、オーブルスAに、データバスDBはデータ日子に、オールト信号パス日子はビジー信号 Yに、オールト信号パス日子はビジー信号 Yに、それぞれ接続される。第3回では、プログラムとデータは、同一の不郷犯性メモリ装置11に格納されている。

いま、CPU10がパイプライン制御を行つているとき、第3回(b)に示すように、CPU10から連続の命令31~34を発行することにより、メモリ11例では41~44の原序で処理を行う。 先ず、現在の命令の競出し指示を行い(ステツブ31)、次にオペランドの銃出し指示を行い(ステ ンプ3 2)、 次に上記オペランド没質の結果の書 込みを指示する(ステップ3 3)、続いて、次の命 令の統出しを指示する(ステップ3 4)。これらの 指示を受けたメモリ11では、先ず現在の命令の 統出し動作を行い(ステップ4 1)、続いてオペランドの統出しを行う(ステップ4 2)。書込み指示を受け取つても、メモリ11では前述のように、 遅延回路により制御信号を選らせるため、その後 から受け取つた次の命令の統出し動作を先に行う(ステップ4 3)。そして、遅延時間経過後に、 没 算 結果の 普込み動作を行う(ステップ4 4)。

第4回は、第3回の動作タイミングチャートで ある。

CPU10の動作タイミングは、第4図のもで示すクロックに同期している。1マシンサイクルは、C1~C4の4サイクルで構成され、本実施例ではC1、C2、C4を統出しサイクル、C3を否込みサイクルとして説明する。すなわち、パイプライン制御の場合、現在の命令の統出し、オペランドの統出し、復雲結果の書込み、およびな

ホールト信号HALTが受付けられた場合、つま リ書込み状態を知らせる信号BYが出力されると きに、マシンサイクルの終了後、つまりC4を実 行した後、ウェイト状態になる。アドレスパスA BのaOは、前の動作のアドレスである。CPU 10からal, a2のアドレスをアドレスパスA Bに送出することにより、メモリー」にはラッチ 信号しの勧響によりメモリアドレスAAとして受 け取られる。これにより、メモリ11から競出さ れたデータdl。d2がデータパスDBに出力さ れる。 書込みサイクルC3での普込み信号 双Rの 立上り(w)で、アドレスa3,データd3および RD、WRの信号がメモリ11の各ラツチ回路に ラツチされる。すなわち、上配のラツチ借号は、 (w)の時点に変化する。また、(w)のタイミング で、普込み信号の受付け状態を扱わすビジーBY が出力される。第4回において、AAは、EEP ROMプロツク5に与えられるアドレスを示し、

の命令の観出しの順序でアクセスが行われる。ま

た、ウエイトサイクルCWは、餌3回において、

t p は遅延回路 7 で与えられる遅延時間、 t w は 制御回路 6 で与えられる香込み時間を、それぞれ 示している。

香込みサイクルC3で、春込みに必要な情報が メモリ11内のラツチ回路にラツチされた後、 t р の期間に、通常の銃出しを行うことができる ので、CPU10はこの間にC4サイクルで銃出 しの根示を行う。すなわち、アドレスパスABに 説出しアドレス a 4 を送出し、読出し信号パスR 一 Dに読出し信号を送つた後、ウエイトサイクルC Wに入る。ここでは、ウェイトサイクル時のアド レスは、 a l ′ である。なお、この時間には、ビ ジー信BYが出力しているが、例御回路から書込 み用制御出力が入力していないため、観出しが可 **能である。メモリ11側では、メモリアドレスA** A として a 4 を受け取り、例御信号として銃出し 借号RDを受けることにより、EEPROMプロ ツク 5 からデータ d 4 を誑出し、データパスDB に出力する。そして、遅延時間の経過後、メモリ アドレスAAとしてa3および制御信号が与えら

れることにより、データ d 3 の 各込み が行われる。なお、 第 4 回において、 C 1 ′ は、 次 の 読出 しサイクルであつて、 メモリ 1 1 からデータ d 1 ′ が 説出される。 すなわち、 C P U 1 0 の ウエイトの 解除は、ホールト信号 H A L T (ビジー信号 B Y と同期) が 解除された 次 の サイクル から 過常の C P U サイクルとなる。

〔発明の効果〕

以上説明したように、本発明によれば、書込みサイクルの直後に読出しサイクルがあるようなタイミングを持つシステム(例えば、パイプライン
制御のシステム)であつても、1チップでプログラムの記憶と、容換えが必要なデータの記憶とを共に行うことができるので、電気的に容換え可能な不揮発性メモリ装置とCPUとをオンチップに実践することが可能となり、経済的なシステムが実現できる。

4. 図面の簡単な説明


第1回は本発明の一実施例を示す不輝発性メモリ装置のブロック図、第2回は第1回の動作フロ

特開昭 61-245255 (5)

ーチヤート、 節 3 図は本発明の不復乳性メモリ装置と C P U を 1 チンプ上に実装した場合の構成図と動作フローチヤート、 第 4 図は第 3 図の動作タイムチヤート、 第 5 図は従来の不揮発性メモリ装置の動作タイムチヤートである。

1: 初脚値与ラツチ回路、 2: データバツフア、3: データラツチ回路、 4: アドレスラツチ回路、5: EEPROMプロンク、6: 初御回路、7: 退延回路、10: CPU、11: 不揮発性メモリ 数数。

特許出順人 株式会社 日 立 製 作 所代 理 人 弁理士 環 村 雅 (企)部(分)等。





1


第

図

第 2 図







特開昭 61-245255 (6)

第 5 図

ब्र 4 🗷

